Hoy se vive con España ⚽ / ¡Vamos Uruguay, con toda la energía! 🇺&  Ver más

Enviar a
FL
0
  • argentina
  • chile
  • colombia
  • españa
  • méxico
  • perú
  • estados unidos
  • internacional

Selecciona tu país

América

Europa

Resto del mundo

portada Dwurdzeniowy procesor RISC z konfigurowalnym sprzętem wykorzystującym VERILOG (en Polaco)
Formato
Libro Físico
Idioma
Polaco
N° páginas
68
Encuadernación
Tapa Blanda
Dimensiones
22.9 x 15.2 x 0.4 cm
ISBN13
9786209235818

Dwurdzeniowy procesor RISC z konfigurowalnym sprzętem wykorzystującym VERILOG (en Polaco)

Kumar, Nishant; Aggrawal, Ekta (Autor) · Wydawnictwo Nasza Wiedza · Tapa Blanda

Dwurdzeniowy procesor RISC z konfigurowalnym sprzętem wykorzystującym VERILOG (en Polaco) - Kumar, Nishant; Aggrawal, Ekta

Más barato Libro Nuevo Importado
Envío: 21 a 26 días háb.
$ 101.40$ 50.70
-50%
Más rápido Libro Nuevo Origen: Estados Unidos
Envío Rápido
$ 54.63$ 51.41
-6%
Costos de importación incluídos en el precio ✅
Libro Nuevo Más barato

Quedan 10 unidades

$ 50.70
Llega entre el 22 Jul y el 31 Jul a FL. Seleccionar ubicación

Reseña del libro "Dwurdzeniowy procesor RISC z konfigurowalnym sprzętem wykorzystującym VERILOG (en Polaco)"

Książka ta przedstawia projekt i architekturę dynamicznie skalowalnego dwurdzeniowego procesora rurociągowego. Metodologia projektu polega na polączeniu dwóch procesorów, w którym dwa niezależne rdzenie mogą dynamicznie przeksztalcac się w większą jednostkę przetwarzającą lub mogą byc wykorzystywane jako odrębne elementy przetwarzające w celu osiągnięcia wysokiej wydajności sekwencyjnej i wysokiej wydajności równoleglej. Procesor oferuje dwa tryby dzialania. Tryb 1 to tryb wielozadaniowy do wykonywania strumieni instrukcji o mniejszej szerokości danych, tzn. każdy rdzeń może wykonywac operacje 16-bitowe indywidualnie. Wydajnośc w tym trybie jest lepsza dzięki równoleglemu wykonywaniu instrukcji w obu rdzeniach, ale kosztem powierzchni. W trybie 2 oba rdzenie przetwarzające są polączone i dzialają jak jedna jednostka przetwarzająca o dużej szerokości danych, tzn. mogą wykonywac operacje 32-bitowe. Aby zrealizowac ten tryb, konieczna jest dodatkowa komunikacja między rdzeniami. Tryb ten może się dynamicznie zmieniac, dzięki czemu procesor ten może zapewnic wielofunkcyjnośc przy użyciu jednej konstrukcji. Projektowanie i weryfikacja procesora zostaly pomyślnie przeprowadzone przy użyciu języka Verilog na platformie Xilinx 14.1. Procesor zostal zweryfikowany zarówno w symulacji, jak i syntezie przy pomocy programów testowych.

Opiniones del libro

Preguntas frecuentes sobre el libro

Todos los libros de nuestro catálogo son Originales.
El libro está escrito en Polaco.
La encuadernación de esta edición es Tapa Blanda.

Preguntas y respuestas sobre el libro

¿Tienes una pregunta sobre el libro? Inicia sesión para poder agregar tu propia pregunta.

Opiniones sobre Buscalibre

Ver más opiniones de clientes